Huawei anunció en el IEEE International Symposium on Circuits and Systems (ISCAS) 2026, celebrado en Shanghái, una nueva arquitectura de diseño de chips llamada LogicFolding y una métrica de escalabilidad propia denominada Tau Scaling Law. La compañía sostiene que este enfoque le permitiría alcanzar una densidad de transistores equivalente a un nodo de 1,4 nanómetros para 2031, sin depender de la litografía EUV, la tecnología de fabricación de semiconductores más avanzada del mundo y hoy inaccesible para Huawei por las restricciones de exportación de Estados Unidos. Lo que presentó es una propuesta técnica y estratégica: no hay verificación independiente de que ya exista producción masiva a ese nivel.
Qué propone Huawei con Tau y LogicFolding
La lógica detrás del anuncio es reemplazar la métrica clásica de la industria, basada en la reducción geométrica del transistor, por una escala centrada en el tiempo. La Tau, o τ, que da nombre a la ley, mide el retardo de propagación de señales dentro del chip. En lugar de hacer los componentes más chicos, Huawei propone optimizar cuánto tarda una señal eléctrica en recorrer las interconexiones internas. Según la empresa, esto permite ganar densidad y eficiencia energética por diseño arquitectónico, no por avances en el proceso litográfico.
LogicFolding, por su parte, es el nombre de la arquitectura de diseño que implementa ese principio. La compañía afirma que reduce la carga resistiva y capacitiva, es decir, la resistencia y la acumulación de energía no deseada, en las conexiones internas del circuito. Eso derivaría en una densidad de transistores un 55% superior respecto de la referencia que cita en sus materiales. He Tingbo, la ejecutiva que lidera la división de chips de Huawei, presentó la propuesta en ISCAS y señaló que la empresa ya utilizó estos principios para diseñar y fabricar 381 chips en seis años.
Los próximos procesadores Kirin serían los primeros en adoptar esta arquitectura, con lanzamiento previsto para este año. Los Kirin son los chips propios que Huawei usa en sus smartphones y dispositivos. Su evolución es uno de los indicadores más seguidos para medir hasta dónde llegó el sector de semiconductores chino bajo sanciones.
Qué no está verificado y por qué importa la distinción
El anuncio contiene hechos verificables y afirmaciones que aún no lo son. Es verificable que Huawei presentó Tau Scaling Law y LogicFolding en un simposio de IEEE. También es verificable que la empresa proyecta alcanzar una equivalencia de 1,4 nanómetros en 2031. Lo que no tiene confirmación independiente es que ese resultado sea comparable, en producción masiva, a un nodo convencional de 1,4 nanómetros, ni que el enfoque arquitectónico eluda por completo las restricciones de EUV de la forma en que Huawei lo plantea. No existe, hasta ahora, un benchmark técnico revisado por pares que valide las cifras de densidad presentadas.
La distinción importa porque la industria de semiconductores opera con métricas de nodo que hace años dejaron de ser puramente geométricas. Intel, TSMC y Samsung usan distintas definiciones de lo que significa 2 nm o 3 nm, lo que hace difícil comparar directamente. Cuando Huawei habla de equivalencia a 1,4 nm por vía arquitectónica, está usando un marco de referencia propio que no tiene correlato directo con los nodos de foundry occidentales.
El contexto de las sanciones y el estado real de la industria china
El trasfondo del anuncio es la acumulación de restricciones de exportación que Estados Unidos impuso sobre Huawei y sobre el acceso de China a tecnología de semiconductores de avanzada. Las limitaciones más críticas involucran máquinas de litografía EUV fabricadas por la holandesa ASML, únicas en el mundo para producir chips de menos de 7 nm por el método convencional, además de materiales, software de diseño (EDA) y chips de alto rendimiento que hoy no pueden llegar legalmente a China.
El nivel de fabricación más avanzado verificado dentro de China sigue rondando los 7 nanómetros, alcanzado por SMIC, la principal foundry estatal china, con una combinación de múltiples pasadas de litografía DUV, la tecnología anterior a EUV. Ese proceso es caro, lento y tiene límites de rendimiento que lo hacen difícil de escalar. El salto que plantea Huawei desde ese punto hacia una equivalencia de 1,4 nm en cinco años sería, si se sostuviera en producción real, uno de los avances más significativos de la historia reciente de los semiconductores. Por eso la industria recibe el anuncio con atención, pero también con escepticismo metodológico.
Para comparar: TSMC ya produce chips de 2 nm y tiene previsto escalar a producción masiva de 1,4 nm en 2028, tres años antes del objetivo de Huawei y con décadas de infraestructura acumulada. Nvidia, que depende de TSMC para sus chips de IA, opera en esos nodos de frontera. La brecha entre lo que fabrica hoy China y lo que produce TSMC sigue siendo amplia, aunque el ritmo de cierre es materia de debate entre analistas.
Qué leer en este anuncio a nivel estratégico
Más allá de los números, el anuncio de Huawei tiene una lectura de política industrial. La empresa intenta demostrar que existe un camino alternativo al de la miniaturización física para mejorar el rendimiento de los chips y que ese camino no depende de las máquinas que hoy tiene vetadas. Es un argumento dirigido tanto al mercado tecnológico global como al ecosistema local. Huawei enmarca LogicFolding y Tau dentro de una narrativa de autosuficiencia semiconductora para China, en línea con los objetivos de su plan industrial de largo plazo.
Si la arquitectura LogicFolding produce los resultados que Huawei anticipa en los próximos Kirin, habrá datos concretos de rendimiento para evaluar. Hasta entonces, el anuncio vale como señal de hacia dónde apunta la estrategia de diseño de la compañía, no como evidencia de que la brecha con los líderes del sector ya se cerró.
